計算機組成與原理試題?《計算機組成原理》總結，現在小編就來說說關于計算機組成與原理試題?下面内容希望能幫助到你，我們來一起看看吧!

計算機組成與原理試題

《計算機組成原理》總結

第一章 計算機系統概論

1.1計算機的分類

電子計算機分兩大類：電子模拟計算機、電子數字計算機

2.4計算機的性能指标：（基本運算p5）

⑴處理機字長：處理機運算器一次能夠完成二進制運算的位數，如32位、64位

⑵存儲器容量：存儲器中所有存儲單元的總數目，通常用KB,MB,GB,TB來表示

⑶計算機五個組成部分：存儲器、運算器、控制器、輸入設備、輸出設備（其中cpu由運算器和控制器組成）

⑷馮.諾依曼型計算機的設計思想：存儲程序并按地址順序執行

⑸計算機軟件一般分為兩大類：①系統程序②應用程序

⑹硬件可以由軟件來實現，軟件也可以由硬件來實現，故軟件與硬件的邏輯等價性。

第二章 運算方法和運算器

1.計算機中常用的數據表示格式有兩種：一是定點格式，二是浮點格式。

2.階碼位數多，表示數的範圍大；尾數位數多，說明該數的精确度越高。

3.數的機器碼表示：原碼、反碼、補碼、移碼表示法

4.浮點加、減法運算步驟：（0操作數檢查）、（比較階碼大小并完成對階）、（尾數求和運算）、（結果規格化處理）、（舍入處理）

第三章 多層次的存儲器

3.1.1存儲器的分類：

1.按存取方式分：随機存儲器和順序存儲器

2.按存儲内容可變分：隻讀存儲器（ROM）和随機存儲器（RAM）

3.6 cache基本原理：

①cache解決的問題：為了解決cpu與主存之間速度不匹配問題；

②cache基于的原理：程序運行過程中具有（空間局部性）和（時間局部性）原理。

③cache實現是由（硬件）方式實現

④cache地址沒有增加，容量也沒有增加。

⑤cache命中率：（重點p91大題計算）

3.6.2 主存與cache的地址映射

①全相聯映射方式：主存中的任意一塊可以放在cache中的任意一行上 優點：非常靈活 缺點：比較電路難以設計和實現 适用：适合于小容量cache采用

②直接映射方式：主存塊隻能拷貝到cache的一個特定位置上 優點：硬件簡單，成本低 缺點：每個主存塊隻有一個固定的行位置可存放。 适用：适合需要大容量cache的場合。

③組相聯映射方式：綜合前面兩者的優缺點。

3.6.3 替換策略

①最不經常使用（LFU）算法②近期最少使用（LRU）算法③随機替換

3.6.4 cache的寫操作策略

①寫回法②全寫法③寫一次法

3.7虛拟存儲器

1.虛拟存儲器：解決内存容量的不夠問題。

2.虛存是在主存和輔存之外附加一些硬件和軟件實現。

3.虛拟存儲器的替換算法：FIFO算法、LRU算法、LFU算法

第四章 指令系統

1.一條指令結構可用如下形式表示：

操作碼OP表示：表示該指令應進行什麼性質的操作。

地址碼表示：操作數的地址

2.二地址指令格式中，從操作數的物理位置來說，可總結為三種類型：①存儲器--存儲器（SS）②寄存器--寄存器（RR）③寄存器--存儲器（RS）

3.一個指令系統中，指令字長度不一樣。

4.指令的尋址方式：順序尋址方式、跳躍尋址方式

5.立即尋址與寄存器尋址相比，立即尋址速度快。

6.常用的三種偏移尋址是：相對尋址、基址尋址、變址尋址

第五章 中央處理器

5.1.1 cpu的功能：

①指令控制②操作控制③時間控制④數據控制

2. cpu 的組成：由運算器和控制器組成。（現今cpu由運算器、控制器和cache三部分組成。

3.運算器由算術邏輯單元（ALU）、通用寄存器、數據緩沖寄存器DR和狀态條件寄存器PSW組成。

4.cpu中的主要寄存器：

①指令寄存器（IR）：用來保存當前正在執行的一條指令。

②程序計數器（PC）：下條指令的執行地址且自加1.

③數據緩沖寄存器（DR）：用來暫時存放ALU的運算結果。

④數據地址寄存器（AR）：保存當前cpu所訪問的數據cache存儲器中單元的地址

⑤通用寄存器（R0--R3）

⑥狀态字寄存器（PSW）

5.任何一條指令取址微指令一樣，不同的在執行階段。

6. cpu從（主存）中取出一條指令并執行該指令的時間叫（指令周期），它通常包含若幹個（cpu周期），而後者又包含若幹個（時鐘周期）。

7.指令一旦結束，就進入公操作。（取指令可認為是公操作）

5.4微程序控制器

1.微程序設計技術是利用軟件方法來設計硬件的一門技術。

2.微程序控制基本原理：仿照通常結題程序的方法，把操作信号編制成所謂的“微指令”，存放到一個隻讀存儲器裡。當機器運行時，一條又一條的讀出這些指令，從而産生全機所需要的各種操作控制信号，使相應的部件執行所規定的操作。

3.一個微指令由若幹個微命令組成，其中微指令包括微命令和下地址。

4.微程序控制器組成原理：

①控制存儲器：用來存放實現全部指令系統的微程序，它是一種隻讀型存儲器。

②微指令寄存器：用來存放由控制存儲器讀出的一條微指令信息。

③地址轉移邏輯：

5.微指令格式：水平型微指令、垂直型微指令

5.6流水cpu

1.計算機并行處理技術主要的三種形式：①時間并行（流水線技術）②空間并行（設置重複的硬件資源）③時間并行 空間并行（現在計算機使用的）

2.流水線中的主要問題：

①資源相關：指多條指令進入流水線後在同一機器時鐘周期内争用同一個功能部件所發生的沖突。

②數據相關：在一個程序中，必須等前一條指令執行完畢後，才能執行後一條指令，那麼這兩條指令就是數據相關。

③控制相關：沖突是由轉移指令引起的。

第六章 總線系統

1.總線特性：物理特性、時間特性、功能特性、電氣特性。

2.總線按其功能可分為：地址總線、控制總線、數據總線。

3.計算機系統中，傳輸信息采用三種方式：串行傳送（每次隻傳送一位）、并行傳送（一次傳送若幹位）和分時傳送。

4.仲裁方式分：集中式仲裁和分布式仲裁

5.集中式仲裁：

①鍊式查詢方式（菊花鍊式對電路故障最敏感）

②計數器定時查詢方式

③獨立請求方式（響應最快）

6.總線的定時：同步定時、異步定時

7.總線的一次信息傳送過程，大緻可以分為如下五個階段，（請求總線），（總線仲裁），（尋址 （目的地址） ），（信息傳送），（狀态返回 （或錯誤報告） ）。

第七章 外存與I/O設備

重點p216及p217

第八章 輸入輸出系統

1.信息交換方式：程序查詢方式、程序中斷方式、直接内存訪問（DMA）方式、通道方式

2.程序查詢方式與程序中斷方式相比，程序中斷方式cpu利用率高。

3.中斷的條件：當進入公操作的時候才可以進行中斷。

4.中斷源确定中斷服務子程序入口，由中斷向量指明。

5.微程序的入口地址由地址碼确定。

6.DMA數據塊傳送過程三個階段：傳送前預處理、正式傳送、傳送後處理。