矽材料根據晶胞的排列方式不同，分為單晶矽和多晶矽。單晶矽和多晶矽最大的區别是單晶矽的晶胞排是有序的，而多晶矽是無序的。在制造方法方面，多晶矽一般是直接把矽料倒入坩埚中融化，然後再冷卻而成。單晶矽是通過拉單晶的方式形成晶棒（直拉法）。在物理性質方面，兩種矽的特性相差較大。單晶矽導電能力強，光電轉換效率高，單晶矽光電轉換效率一般在 17%~25%左右，多晶矽效率在 15%以下。

▲半導體矽片和光伏矽片

▲單晶矽晶胞結構

光伏矽片：由于光電效應，且單晶矽優勢明顯，所以人們使用矽片完成太陽能到電能的轉換。在光伏領域使用的一般為圓角方形的單晶矽電池片。價格較便宜的電多晶矽片也有使用，但轉換效率較低。

▲單晶矽電池片正反面

▲多晶矽電池片正反面

由于光伏矽片對純度、曲翹度等參數要求較低，所制造過程相對簡單。以單晶矽電池片為例，第一步是切方磨圓，先按照尺寸要求将單晶矽棒切割成方棒，然後将方棒的四角磨圓。第二步是酸洗，主要是為了除去單晶方棒的表面雜質。第三步是切片，先将清洗完畢後的方棒與工闆粘貼。然後将工闆放在切片機上，按照已經設定好的工藝參數進行切割。最後将單晶矽片清洗幹淨監測表面光滑度，電阻率等參數。

半導體矽片：半導體矽片比光伏矽片的要求更高。首先，半導體行業使用的矽片全部為單晶矽，目的是為了保證矽片每個位臵的相同電學特性。在形狀和尺寸上，光伏用單晶矽片是正方形，主要有邊長 125mm，150mm，156mm 的種類。而半導體用單晶矽片是圓型，矽片直徑有 150mm（6 寸晶圓），200mm（8 寸晶圓）和 300mm（12 寸晶圓）尺寸。在純度方面，光伏用單晶矽片的純度要求矽含量為 4N-6N 之間（99.99%-99.9999%），但是半導體用單晶矽片在 9N（99.9999999%）-11N(99.999999999%)左右，純度要求最低是光伏單晶矽片的 1000 倍。在外觀方面，半導體用矽片在表面的平整度，光滑度和潔淨程度要比光伏用矽片的要求高。純度是光伏用單晶矽片和半導體用單晶矽片的最大不同。

▲半導體矽片制造過程

摩爾定律的發展就是矽片的發展。由于半導體用矽片是圓形，所以半導體矽片也叫“矽晶圓”或者“晶圓”。晶圓是芯片制造的“基底”，所有的芯片都是在這個“基底”上制造。在半導體用矽片的發展曆程中，主要有尺寸和結構兩個方向。

在尺寸上，矽片的發展路徑是越來越大：在集成電路發展初期，使用的是 0.75 英寸晶圓。而增加晶圓面積，增加單片晶圓上的芯片個數可以降低成本。1965 年左右，随着摩爾定律的提出，集成電路技術和矽片都迎來快速發展期。矽片經曆了4 寸、6 寸、8 寸和 12 寸等節點。自從2001 年英特爾和 IBM聯合開發了 12 寸晶圓芯片制造後，現主流矽片就是12寸晶圓，占比約為 70%，但 18寸（450mm）晶圓的已經提上議程。

▲不同尺寸晶圓的參數

▲矽片大小的發展

在結構方面，矽片的發展方向是越來越複雜：集成電路發展初期是隻有邏輯芯片一種，但是随着應用場景不斷增多，邏輯芯片、功率器件、模拟芯片、數模混合芯片，flash/Dram 存儲芯片、射頻芯片等等相繼出現，使得矽片在結構上出現了不同的形态。現在，主要有以下三種：

PW（Polish Wafer）：抛光片。拉單晶後直接切割得到的矽片由于在光滑度或者翹曲度方面不盡完美，所以首先要經過抛光處理。這種方式也是最原始矽片的處理方式。

AW（Anneal Wafer）：退火晶圓。随着制程技術的不斷發展，晶體管特征尺寸的不斷縮小，抛光片的缺點也逐漸 暴露出來，比如矽片表面局部的晶格缺陷，矽片表面含氧量較高等。為了解決這些問題，退火晶圓技術被開發出來。在抛光後，将矽片放在充滿惰性氣體的爐管中（一般為氩氣），進行高溫退火。這樣既可以修複矽片表面晶格缺陷，同時也可以減少表面含氧量。

EW（Epitaxy Wafer）：外延層矽片。随着集成電路的應用場景不斷增加，由矽片廠制造的标準矽片在電學特性上已經不能滿足某些産品的要求。同時，通過熱退火減少的晶格缺陷也不能滿足越來越小的線寬需求。這就衍生出了外延層矽片。通常的外延層就是矽薄膜。是在原始矽片的基礎上，利用薄膜沉積技術，生長一層矽薄膜。由于在矽外延中，矽基片是作為籽晶的模式存在，所以生長外延層會複制矽片的晶體結構。由于襯底矽片是單晶，所以外延層也是單晶。但是由于沒有被抛光，所以生長完成後的矽片表面的晶格缺陷可以被降到很低。

外延技術指标主要包括外延層厚度及其均勻性、電阻率均勻性、體金屬控制、顆粒控制、層錯、位錯等缺陷控制。現階段人們通過優化外延的反應溫度、外延氣體的流速、中心及邊緣的溫度梯度，實現了很高的外延層矽片質量。因産品不同和技術升 級的需要，通過不斷優化外延工藝，現在已經實現了很高的外延矽片質量。

另外，現在技術已經可以生成電阻率摻雜元素、摻雜濃度與原始矽片不同的外延層，這樣更容易控制生長出來的矽片的電學特性。比如可以通過在 P 型矽片上生成一層 N 型矽外延層，這樣就形成了一個低濃度參雜的 PN 結，為後續芯片制造中起到優化擊穿電壓，降低闩鎖效應等等目的。外延層厚度一般根據使用場景不同而不同，一般邏輯芯片的厚度為 0.5 微米到 5微米左右，功率器件由于需要承受高電壓，所以厚度為 50 微米到 100 微米左右。

▲外延矽片生長過程

▲外延片的不同參雜

SW（SOI Wafer）：SOI 全稱是 Silicon-On-Insulator（絕緣體上矽）。由于 SOI 矽片具有寄生電容小、短溝道效應小、繼承密度高、速度快、功耗低等優點，特别是在襯底噪聲低這個優點使得 SOI 矽片常常用在射頻前端芯片中。

▲普通矽片 MOS 結構

▲SOI 矽片 MOS 結構

制造 SOI 矽片的方法主要有四種：SIMOX 技術、Bonding 技術、Sim-bond 技術和 Smart-CutTM 技術；SOI 矽片的原理比較簡單，核心目标就是在襯底中間加入一層絕緣層（一般以二氧化矽 SiO2 為主）。

▲四種制造 SOI 矽片技術

從性能參數上來看，Smart-CutTM 技術是現在 SOI 矽片制造技術中性能最優異的。Simbond 技術性能和 Smart-Cut 技術性能相差不大，但是在頂層矽厚度方面，Smart-Cut 技術生産的 SOI 矽片更薄，而且從生産成本來說，Smart-Cut 技術可以重複利用矽片，對于未來的大批量生産情況，Smart-Cut 技術更有成本優勢，所以現在業界公認以 Smart-Cut 技術為未來 SOI 矽片發展方向。

▲SOI 矽片不同制造技術的性能對比

SIMOX 技術：SIMOX 全稱 Separation by Implanted Oxygen（注氧隔離技術）。向晶圓中注入氧原子，然後經過高溫退火，使氧原子與周圍的矽原子發生反應，生成一層二氧化矽。此項技術的難點是控制氧離子注入的深度與厚度。對于離子注入技術要求較高。

Bonding 技術：Bonding 技術又稱鍵合技術，用 bonding 制造的 SOI 矽片又叫 Bonded SOI，簡稱 BSOI。Bonding技術需要兩片普通矽晶圓，在其中一片上生長一層氧化層（SiO2），然後與另外一片矽源鍵合，連接處就是氧化層。最後再進行研磨和抛光到想要的填埋層（SiO2）深度。由于鍵合技術比離子注入技術簡單，所以目前 SOI 矽片大都采用 bonding 技術制作。

▲離子注入方式形成絕緣體上矽

▲wafer bonding 方式形成絕緣體上矽

Sim-bond 技術：注氧鍵合技術。Sim-bond 技術是 SIMOX 與 bond 技術的結合。優點是可以高精度控制埋氧層厚度。第一步是向一片矽晶圓注入氧離子，然後高溫熱退火形成氧化層，然後在該矽片表面形成一層 SiO2 氧化層。第二步是将該矽片與另外一片晶圓鍵合。然後進行高溫退火形成完好的鍵合界面。第三步，減薄工藝。利用 CMP 技術減薄，但是與 bond 技術不同的是，sim-bond 有自停止層，當研磨到 SiO2 層時，會自動停止。然後經過腐蝕去掉 SiO2層。最後一步是抛光。

Smart-cut 技術：智能剝離技術。Smart-cut 技術是鍵合技術的一種延伸。第一步是将一片晶圓氧化，在晶圓表面生成固定厚度的 SiO2。第二步是利用離子注入技術，向晶圓的固定深度注入氫離子。第三步是将另外一片晶圓與氧化晶圓鍵合。第四步是利用低溫熱退火技術，氫離子形成氣泡，令一部分矽片剝離。然後利用高溫熱退火技術增加鍵合強度。第五步是将矽表面平坦化。這項技術是國際公認的 SOI 技術發展方向，埋氧層厚度完全由氫離子注入深度決定，更加準确。而且被剝離出的晶圓可以重複利用，大大降低了成本。

▲sim-bond 方式形成絕緣體上矽

▲Smart-cut 方式形成絕緣體上矽