随着高速數據傳輸業務需求的增加，如何高質量的解決高速 IC 芯片間的互連變得越來

越重要。低功耗及優異的噪聲性能是要解決的主要問題。芯片間互連通常有三種接口：PECL

（Positive Emitter-Coupled Logic）、LVDS（Low-Voltage Differential Signals）、CML

（Current Mode Logic）。在設計高速數字系統時，人們常會遇到不同接口标準IC 芯片間的

連接，為解決這一問題，我們首先需要了解每一種接口标準的輸入輸出電路結構，由此可以

知道如何進行直流偏置，接什麼樣的負載。

1. PECL接口

PEL 是有ECL标準發展而來，在PECL電路中省去了負電源，較ECL 電路更方便使用。PECL

信号的擺幅相對ECL 要小，這使得該邏輯更适合于高速數據的串性或并行連接。PECL 标準最

初有MOTOROLA 公司提出，經過很長一段時間才在電子工業界推廣開。

1.1. PECL接口輸出結構

PECL 電路的輸出結構如圖1 所示，包含一個差分對和一對射随器。輸出射随器工作在正

電源範圍内，其電流始終存在，這樣有利于提高開關速度。标準的輸出負載是接50Ω至VCC-2V的電平上，如圖1 中所示，在這種負載條件下，OUT 與OUT-的靜态電平典型值為VCC-1.3V，OUT 與OUT-輸出電流為14mA。PECL 結構的輸出阻抗很低，典型值為4~ 5 Ω，這表明它有很強的驅動能力，但當負載與PECL 的輸出端之間有一段傳輸線時，低的阻抗造成的失配将導緻信号時域波形的振鈴現象。

圖1. PECL輸出結構

1.2. PECL接口輸入結構

PECL 輸入結構如圖2 所示，它是一個具有高輸入阻抗的差分對。該差分對共模輸入電壓

需偏置到VCC-1.3V，這樣允許的輸入信号電平動态最大。MAXIM 公司的PECL 接口有兩種形式的輸入結構，一種是在芯片上已加有偏置電路，如MAX3867、MAX3675，另一種則需要外加直流偏置。

圖2. PECL輸入電路結構

表一中給出了MAXIM 公司PECL 接口輸入輸出的具體電氣指标。

表格1. PECL輸入輸出指标

在5V和3.3V供電系統中，PECL接口均适用，3.3V供電系統中的PECL常被稱作低壓PECL，

簡寫為LVPECL。在使用PECL 電路時要注意加電源去耦電路，以免受噪聲的幹擾，同時輸出采用交流還是直流耦合對負載網絡的形式将會提出不同的需求。

2. CML 接口

CML 是所有高速數據接口形式中最簡單的一種，它的輸入與輸出是匹配好的，從而減少

了外圍器件，也更适合于在高的頻段工作。它所提供的信号擺幅較小，從而功耗更低。

2.1. CML接口輸出結構

CML 接口的輸出電路形式是一個差分對，該差分對的集電極電阻為50Ω，如圖3 中所示，

輸出信号的高低電平切換是靠共發射極差分對的開關控制的，差分對的發射極到地的恒流源

典型值為16mA，假定CML 輸出負載為一50Ω上拉電阻，則單端CML 輸出信号的擺幅為

Vcc~Vcc-0.4V。在這種情況下，差分輸出信号擺幅為800mV，共模電壓為Vcc-0.2V。若CML輸出采用交流耦合至50Ω負載，這時的直流阻抗有集電極電阻決定，為50Ω，CML 輸出共模電壓變為Vcc-0.4V，差分信号擺幅仍為800mV。在交流和直流耦合情況下輸出波形見圖4。

圖3. CML 輸出結構

圖4. CML在不同負載時的輸出波形

2.2. CML接口輸入結構

CML 輸入結構有幾個重要特點，這也使它在高速數據傳輸中成為常用的方式，如圖5 所

示，MAXIM 公司的CML 輸入阻抗為50Ω，容易使用。輸入晶體管作為射随器，後面驅動一差分放大器。

圖5. CML輸入電路結構

表格2. CML輸入和輸出參數

3. LVDS接口

LVDS 用于低壓差分信号點到點的傳輸，該方式有三大優點，從而使得它更具有吸引力。

A) LVDS 傳輸的信号擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它适合做并行數據傳輸。B) LVDS 信号擺幅小，從而使得該結構可以在2.4V 的低電壓下工作。C) LVDS 輸入單端信号電壓可以從0V 到2.4V 變化，單端信号擺幅為400mV，這樣允許輸入共模電壓從0.2V 到2.2V範圍内變化，也就是說LVDS 允許收發兩端地電勢有±1V的落差。

3.1. LVDS接口輸出結構

MAXIM 公司LVDS 輸出結構在低功耗和速度方面做了優化，電路如圖6 所示。電路差分輸

出阻抗為100Ω，表三列出了其他一些指标。

圖6. LVDS輸出結構

3.2. LVDS接口輸入結構

LVDS 輸入結構如圖7 所示，輸入差分阻抗為100Ω，為适應共模電壓寬範圍内的變化，

輸入級還包括一個自動電平調整電路，該電路将共模電壓調整為一固定值，該電路後面是一

個SCHMITT觸發器。SCHMITT 觸發器為防止不穩定，設計有一定的回滞特性，SCHIMTT 後級是差分放大器。

圖7. LVDS輸入結構

表三總結了MAXIM公司LVDS輸入與輸出技術 指标

表格3. LVDS輸入與輸出參數

1