導 讀

集成，integration，是指将不同的單元彙聚到一起，并能實現其特定功能的過程，集成多指人類的活動，而非自然的過程。集成電路、系統集成是比較常見的名詞。

在這篇文章中，我們從尺度（Scale）和維度（Dimension）兩方面來剖析現代電子集成技術。

Integration

1 集成的尺度

尺度，一般理解為尺寸、尺碼，計量的長度，規定的限度，可引申為準則、法度。在本文中，尺度就指的是被描述對象的尺寸或大小。

按照從小到大的順序來分析集成的尺度，我們就從最小的基本粒子開始吧！

基本粒子

人類已知的世界由61種基本粒子（Elementary Particles）組成。61種基本粒子被分為了誇克 (quark)、輕子 (lepton)、玻色子 (boson)三大類。其中，隻有電子(Electron)、光子(photon)與中微子(neutrino)是穩定存在于自然界且能作用于宏觀世界的粒子。大名鼎鼎的誇克，被禁閉在質子與中子這樣的複合粒子中，終生不得釋放。

電子(輕子)：電子是人類認識最充分，應用最廣泛的基本粒子。今天，現代科技基本上都是圍繞着電子開展，如果沒有了電子，整個世界都會停滞。

光子(玻色子)：光子應用比電子還早，從遠古時代就開始應用，現代從日常生活到最新的科學領域都離不開光子。

中微子(輕子)：中微子很難探測，因此被稱作神秘粒子，雖然目前應用不多，卻被看作很有潛力的一種粒子。它速度極快，接近光速，并且可以無阻礙地穿越一切物體，未來可應用于中微子通訊，地層掃描等領域。而那些不能獨立存在于自然界的基本粒子，無法和宏觀世界直接打交道，因此無法實用，對人類的影響就遠遠小于電子、光子和中微子了。

原子

我們将尺度放大到原子。

人類目前已知的118種元素中，來自自然界的元素有92種，其餘的元素則是由人工合成的。代表元素的最小單位我們稱之為原子，不同的原子構成了不同的物質。

原子的結構，原子由原子核和繞核運動的電子組成。原子核隻占原子體積的幾千億分之一，因此，原子的體積是由核外電子決定的。

電子有波粒二象性，它不像宏觀物體的運動那樣有确定的軌道，無法預測它在某一時刻究竟出現在核外空間的哪個地方，隻知道它在某處出現的幾率有多少，如同一片帶負電的雲狀物籠罩在原子核周圍，因此被稱為 “電子雲”。

我們以半導體中最常用的矽元素為例，矽原子核外有14個電子，其中第一層有2個電子，第二層有8個電子，最外層4個電子為價電子。

矽晶體中沒有明顯的自由電子，矽原子最外層的4個電子，既不像導體中那樣活躍，也不像絕緣體那樣被緊緊束縛住，其活躍度介于導體與絕緣體之間，具有半導體性質。矽能導電，但導電率不及金屬，且随溫度升高而增加。

原子的尺度，原子沒有一個精确定義的最外層，通常所說的原子半徑是根據相鄰原子的平均核間距測定的。那麼，在矽晶體中，矽原子之間的距離到底是多少呢？構成晶體的最基本的幾何單元稱為晶胞(Unit Cell)，矽晶體是一個面立方體，其晶胞的邊長為0.543nm，以矽原子晶胞的一個面作為平面，矽原子排列如下圖所示，矽原子在該平面的最小間距為0.384nm，三個矽原子的排列寬度為1.152nm。

那麼，一立方納米中有多少矽原子呢？

在由矽原子構成的一個面心立方體的晶胞内，8個頂點和6個面各有一個矽原子，另外還有4個矽原子，分别位于四個空間對角線的 1／4處，平均到每一個矽晶胞中的原子數為8 （8 × 1/8 6 × 1/2 4 = 8）。

矽的晶胞邊長為a（晶格常數），在300K時，a=5.4305Å（0.543nm）。

8 ÷（0.543³）=49.97≈50，也就是說，1nm³ 中的矽原子數量為50個，通過矽材料的密度和矽原子質量進行計算，也會得到同樣的結果。為了改善矽的導電性質，在其中摻入少量5價元素，形成N型半導體，或者摻入少量3價元素，形成P型半導體。無論摻入何種元素，基本不會改變矽的晶格結構，因此，原子之間的距離也不會變化，1nm³ 中的原子數量也不會變化，依然是50個。到了納米尺度，原子也是可以論個來數的。

從原子到功能細胞

什麼是功能細胞（Function Cell）？我們定義其為功能的最小單位，在集成電路中，晶體管就可以被定義為功能細胞。當然，電阻、電容、電感、二極管等也是功能細胞。功能細胞是由原子組成的，而功能的實現則是通過控制電子而實現的，也可以說，功能細胞的功能是由電子賦予的，能夠合理地控制電子，就具備了相應的功能。功能的實現則來源于現實的需求、人類的智慧和那些堪稱偉大的發明或發現。我們就以集成電路中最典型的功能細胞晶體管為例。晶體管之所以能成為功能細胞，就在于其能有效地控制電子。

下圖是目前主流的FinFET晶體管，通過在栅極(Gate)施加合理的電壓，電子就能從源極(Source)流向漏極(Drain)，從而産生電流并導通。

通過晶體管的導通和關斷，可以表示不同的狀态，多個晶體管組合在一起，就能形成不同的邏輯電路，從而完成不同的功能。

隻要能執行相同的功能，功能細胞的體積自然是越小越好。那功能細胞能小到什麼程度呢？

針對現有的矽基晶體管而言，大緻受兩個因素的制約，一個是晶體管内最小的結構寬度，另一個是晶體管自身所占的面積（體積）。

從上面分析我們知道，三個矽原子并排排列的寬度就超過了1nm，晶體管的最小結構寬度可能達到甚至小于1nm嗎？現在不好下論斷，這麼小的寬度除了工藝制作很難，按照現有理論工作的晶體管也難以正常工作。

新型的晶體管，例如單原子晶體管，其最小結構寬度僅為一個原子，通過操作單個原子來控制晶體管的導通和關斷。

據稱，單原子晶體管的能耗将隻有矽基晶體管的萬分之一（1/10000），這對未來應用是一個決定性的優勢。

從功能細胞到常系統

功能細胞可以很小，現在的技術可以支持在指甲蓋大小的芯片上集成超過100億以上的晶體管。多個功能細胞可以組成功能塊（Function Block），多個功能塊又組成了功能單元（Function Unit），多個功能單元組成了微系統（MicroSystem）。

然而，對于人類來說，其産品的尺度需要适合人類的需要，必定要和人類自身的尺度相當。例如手機和電腦，前者需要經常拿在手中，因此需要和人手的尺度相當，後者需要放在桌面或者膝蓋上，因此和人體橫向的尺度相當。

這一類系統，我們稱之為常系統（Common System），意為常人可以接觸并經常使用的系統。常系統由微系統、功能單元組成，最終也是由功能細胞組成。

常系統由于需要和人類的尺度相匹配，即使科技發展的再先進，其尺度也不會變化太大，但為了滿足人類更多的功能需求，其内含的功能細胞會不斷地增加，即系統的功能密度（Function Density）會不斷增加。并且，在人類文明發展的過程中，這種趨勢會一直延續下去，這也符合功能密度定律（Function Density Law）的描述。

從常系統到大系統

另外，還有一類系統，雖然也是為人服務的，但并非為個人服務，而是為群體服務，因此其尺度可以很大，這類系統我們稱之為大系統（Giant System）。例如載人航天系統，無線通訊網絡系統，GPS全球衛星定位系統等等。

大系統通常都很複雜，一般由很多的常系統、微系統或者功能單元組成。

例如GPS系統，分為三大部分：空間部分，一共由24顆衛星組成；地面部分，由主控制站，監測站，地面天線組成；用戶設備部分，即各式各樣的GPS 信号接收機。

GPS系統可對地面車輛、船隻、飛機、衛星和飛船等各種移動用戶進行實時的高精度定位測速和精确授時。

大系統和常系統一樣，為了滿足更多的功能需求，其功能密度也會不斷增加，并且這種趨勢會随着人類文明的發展一直延續下去，同樣也符合功能密度定律的描述。

集成的尺度總結

這裡，我們用兩張圖對集成的尺度做個總結。

我們将電子系統按照層次分為6級，稱為電子系統6級分類法（詳見《基于SiP技術的微系統》一書）。

其中，功能細胞是最小的功能單位，功能細胞→功能塊→功能單元，為三級不同的功能單位，并由此組成了微系統→常系統→大系統，如下圖所示。

然後，我們對功能細胞進行解析，将功能細胞按照層次分為4級：基本粒子組成了原子，原子形成晶胞，晶胞組成了功能細胞。

在本文中，從基本粒子到人類目前可實現的最複雜系統，我們按照尺度将其分成了10（4 6）個層次，其中，功能細胞是最為關鍵的環節，是功能的基本單位和載體，就如同人類的細胞一樣，是人類生命的組成單位和智慧的載體。

每一個層次或環節，都需要不同的人去探索、去實現，去創新，去發展，并将人類的智慧融入其中。

Integration

2 集成的維度

人類可以感知的世界，空間維度隻有三個，加上時間，常被稱為四維時空。

弦理論裡描述的11維時空，無法證實其是否真實存在。即使存在，也如同那些被禁锢在微觀世界的基本粒子，在人類的宏觀世界根本無法感知，因此，對人類的活動幾乎沒有任何影響。

在我們通常的認識中，零維是點，一維是線，二維是平面，三維是立體。

集成，是将不同的單元彙聚到一起，并能實現其特定功能的過程，因此，零維的點，一維的線都不适應于集成，現實中主要的集成方式就是兩維的平面集成和三維的立體集成。

實際應用中，僅僅用兩維和三維來對集成進行分類确實有些勉為其難，例如有的人就用“假3D”，“真3D”來區分不同類型的芯片堆疊方式。

在本文中，我們将集成分為：2D、2D 、2.5D、3D、4D，共五種集成維度，目的是為了便于集成的分類和區分，同時也兼容目前的主流說法。

此外，我們給出了兩個重要的判據，物理結構和電氣互連。

下面描述的集成主要針對集成電路封裝領域，對于其他領域也可以此類推。

2D集成

2D 集成是指在基闆的表面水平安裝所有芯片和無源器件的集成方式。

以基闆 (Substrate) 上表面的左下角為原點，基闆上表面所處的平面為XY平面，基闆法線為Z軸，創建坐标系。

物理結構：所有芯片和無源器件均安裝在基闆平面，芯片和無源器件和 XY 平面直接接觸，基闆上的布線和過孔均位于 XY 平面下方；電氣互連：均需要通過基闆（除了極少數通過鍵合線直接連接的鍵合點）。

我們最常見的2D集成技術應用于MCM、部分SiP以及PCB。

MCM（Multi Chip Module）多芯片模塊是将多個裸芯片高密度安裝在同一基闆上構成一個完整的部件。

在傳統的封裝領域，所有的封裝都是面向芯片的，為芯片服務，起到保護芯片、尺度放大和電氣連接的作用，是沒有任何集成的概念的。随着MCM興起，封裝中才有了集成的概念，所以封裝也發生了本質的變化，MCM将封裝的概念由芯片轉向模塊、部件或者系統。

2D集成的SiP，其工藝路線和MCM非常相似，和MCM主要的區别在于2D集成的SiP規模比MCM大，并且能夠形成獨立的系統。

2D 集成示意圖

此外，基于FOWLP的集成，例如INFO，雖然沒有基闆，也可以歸結為2D集成。目前，集成電路中的晶體管排列也基本上屬于2D集成。2D集成對EDA設計工具來說最為簡單，下圖所示為EDA工具中實現的2D集成設計。

EDA工具中實現的2D集成設計

2D 集成

2D 集成是指的傳統的通過鍵合線連接的芯片堆疊集成。也許會有人問，芯片堆疊不就是3D嗎，為什麼要定義為2D 集成呢？

主要基于以下兩點原因：1）3D集成目前在很大程度上特指通過3D TSV的集成，為了避免概念混淆，我們定義這種傳統的芯片堆疊為2D 集成；2）雖然物理結構上是3D的，但其電氣互連上均需要通過基闆，即先通過鍵合線鍵合到基闆，然後在基闆上進行電氣互連。這一點和2D集成相同，比2D集成改進的是結構上的堆疊，能夠節省封裝的空間，因此稱之為2D 集成。

物理結構：所有芯片和無源器件均地位于XY平面上方，部分芯片不直接接觸基闆，基闆上的布線和過孔均位于XY平面下方；電氣互連：均需要通過基闆（除了極少數通過鍵合線直接連接的鍵合點）。

下圖所示幾種集成均屬于2D 集成。

2D 集成示意圖

此外，對于PoP (Package on Package) 類的集成方式，也可以根據其物理結構和電氣連接進行判定，将其歸結為2D 集成。EDA設計工具對2D 集成一直有很好的支持，下圖所示為EDA工具中實現的2D 集成設計。

EDA工具中實現的2D 集成設計

2.5D集成

2.5D顧名思義是介于2D和3D之間，通常是指既有2D的特點，又有部分3D的特點的一種維度，現實中并不存在2.5D這種維度。

物理結構：所有芯片和無源器件均XY平面上方，至少有部分芯片和無源器件安裝在中介層上（Interposer），在XY平面的上方有中介層的布線和過孔，在XY平面的下方有基闆的布線和過孔。電氣互連：中介層（Interposer）可提供位于中介層上的芯片的電氣連接。

2.5D集成的關鍵在于中介層Interposer，一般會有幾種情況，1）中介層是否采用矽轉接闆，2）中介層是否采用TSV，3）采用其他類型的材質的轉接闆；在矽轉接闆上，我們将穿越中介層的過孔稱之為TSV，對于玻璃轉接闆，我們稱之為TGV。

矽中介層有TSV的集成是最常見的一種2.5D集成技術，芯片通常通過MicroBump和中介層相連接，作為中介層的矽基闆采用Bump和基闆相連，矽基闆表面通過RDL布線，TSV作為矽基闆上下表面電氣連接的通道，這種2.5D集成适合芯片規模比較大，引腳密度高的情況，芯片一般以FlipChip形式安裝在矽基闆上。

有TSV的2.5D集成示意圖

矽中介層無TSV的2.5D集成的結構一般如下圖所示，有一顆面積較大的裸芯片直接安裝在基闆上，該芯片和基闆的連接可以采用Bond Wire或者Flip Chip兩種方式，大芯片上方由于面積較大，可以安裝多個較小的裸芯片，但小芯片無法直接連接到基闆，所以需要插入一塊中介層（Interposer），在中介層上方安裝多個裸芯片，中介層上有RDL布線，可将芯片的信号引出到中介層的邊沿，然後通過Bond Wire連接到基闆。這類中介層通常不需要TSV，隻需要通過Interposer上表面的布線進行電氣互連，Interposer采用Bond Wire和封裝基闆連接。

無TSV的2.5D集成示意圖

現在，EDA設計工具對2.5D集成有了很好的支持，下圖所示為EDA工具中實現的2.5D集成設計。

EDA工具中實現的2.5D集成設計

3D集成

3D集成和2.5D集成的主要區别在于：2.5D集成是在中介層Interposer上進行布線和打孔，而3D集成是直接在芯片上打孔（TSV）和布線（RDL），電氣連接上下層芯片。

物理結構：所有芯片和無源器件均位于XY平面上方，芯片堆疊在一起，在XY平面的上方有穿過芯片的TSV，在XY平面的下方有基闆的布線和過孔。電氣互連：通過TSV和RDL将芯片直接電氣連接。

3D集成大多數應用在同類芯片堆疊中，多個相同的芯片垂直堆疊在一起，通過穿過芯片堆疊的TSV互連，如下圖所示。同類芯片集成大多應用在存儲器集成中，例如DRAM Stack，FLASH Stack等。

同類芯片的3D集成示意圖

不同類芯片的3D集成中，一般是将兩種不同的芯片垂直堆疊，并通過TSV電氣連接在一起，并和下方的基闆互連，有時候需要在芯片表面制作RDL來連接上下層的TSV。

不同類芯片的3D集成示意圖

此外，現在的3D Nand Flash是在芯片上直接制作多層存儲單元，也是一種3D集成技術。

現在，EDA設計工具對3D集成有了很好的支持，下圖所示為EDA工具中實現的3D集成設計。

EDA工具中實現的3D集成設計

4D集成

前面介紹了2D，2D ，2.5D，3D集成，4D集成又是如何定義的呢？

在前面介紹的幾種集成中，所有的芯片(Chip)，中介闆（interposer）和基闆（Substrate），在三維坐标系中，其Z軸均是豎直向上，即所有的基闆和芯片都是平行安裝的。在4D集成中，這種情況則發生了改變。

當不同基闆所處的XY平面并不平行，即不同基闆的Z軸方向有所偏移，我們則可定義此類集成方式為4D集成。物理結構：多塊基闆以非平行方式安裝，每塊基闆上都安裝有元器件，元器件安裝方式多樣化。電氣互連：基闆之間通過柔性電路或者焊接連接，基闆上芯片電氣連接多樣化。

基于剛柔基闆的4D集成示意圖

氣密性陶瓷4D集成示意圖

4D集成定義主要是關于多塊基闆的方位和相互連接方式，因此在4D集成每一塊基闆中都可能會包含有2D，2D ，2.5D，3D的集成方式。

通過4D集成技術可以解決平行三維堆疊所無法解決的問題，提供更多、更靈活的芯片安裝空間，解決大功率芯片的散熱問題，以及航空航天等領域應用中關注的氣密性問題。現在，EDA設計工具對4D集成也有了很好的支持，如下圖所示為EDA工具中實現的4D集成設計。

EDA工具中實現的4D集成設計

4D集成技術提升了集成的靈活性和多樣化，展望未來，在多種集成維度中，4D集成也必定占有一席之地，并将成為繼2D、2D 、2.5D、3D集成技術之後重要的集成技術。

從嚴格物理意義上來說，以現有的人類認知出發，所有的物體都是三維的， 二向箔并不存在，四維空間更待考證。

為了便于區分多種不同的集成方式，我們将其分為2D、2D 、2.5D、3D，4D，5種集成維度。

集成的維度總結

這裡，我們用一張圖對集成的維度做個總結，如下圖所示，包含5種集成維度的EDA設計圖例和每種維度具體包含的集成類型。

後 記

集成一般指人類的活動，而非自然的過程，因此，集成也是人類改造世界的重要手段。

在這篇文章中，我們從尺度和維度兩個方面來剖析現代電子集成技術，二者都屬于空間的範疇，

一個代表空間的大小，一個代表空間的方位。集成的尺度從最小的基本粒子到最複雜的大系統，分為10個層次進行描述；集成的維度定義了5個維度來進行分類和描述。從空間軸我們對集成的描述已經足夠充分了。

後面，我會撰寫文章從時間軸上對集成進行解析，分為短時間軸和長時間軸，歡迎讀者繼續關注、閱讀并提出建議。

免責聲明：本文系網絡轉載，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請第一時間告知，我們将立即删除内容！本文内容為原作者觀點，并不代表本公衆号贊同其觀點和對其真實性負責。

,