來源：本文由半導體行業觀察編譯自fastcompany。

英特爾聯合創始人戈登·摩爾于 1965 年提出的摩爾定律預測，微芯片上的晶體管數量大約每兩年就會翻一番，而成本會繼續下降。這種趨勢幾十年來一直如此，但最近半導體行業内部人士認為摩爾定律幾乎已經死了。IBM 的最新發明 2 納米芯片表明該原理仍然有效。

半導體芯片保存着我們使用電腦、手機、電器、相機和汽車所需的數據。随着大流行引發了向遠程工作的大規模過渡，增加了我們對計算機的依賴，它加劇了對芯片的需求，也助長了全球芯片短缺。“人們認為這是理所當然的，”IBM 研究院副總裁 Mukesh Khare 說。“但一切都在半導體上運行。芯片是我們在現代技術中所做的一切的支柱。”

幾十年來，晶體管已經縮小了很多，從 1971 年最初的 10,000 納米 (nm) 縮小到 2020 年的 5 納米。IBM 新芯片上的 2 納米晶體管本質上是一個連接晶體管的電路，比肉眼可以察覺的要小得多。一根頭發的寬度是100,000nm；約7,000nm的紅細胞；一條約 2.5nm 的 DNA 鍊。尺寸很重要：晶體管越小，就越适合芯片，從而提高效率。“每次你把事情做得更小，你就可以做得更多，”Khare 說。

2nm 芯片可能會提高所有使用它們的小工具的性能——比如我們的手機和 Microsoft Xbox——同時還會使它們變得更小并允許令人印象深刻的新功能。IBM 預測産品性能平均提高 45%，這可以讓我們每四天而不是每天為手機充電一次，自動駕駛汽車可以做出更智能、更快速的決策。一直以來，這些電子産品應該更便宜，因為更小意味着生産成本更低。

把晶體管弄得這麼小并不容易；這是十多年的工作成果，而且還在繼續。“正如人們所說，'這不是火箭科學，'”Khare 說。“這實際上比火箭科學要困難得多。” 在一個指甲大小的矽芯片上，有 500 億個晶體管，每個晶體管大約有五個原子大小。它們相互堆疊，就像建造摩天大樓充分利用有限的地面面積一樣。“你開始将東西堆疊在一起，這樣你就可以在相同的空間中獲得更高的效率，”Khare 說。這些晶體管然後在一個電路中協同工作，使我們最喜歡的設備運轉起來。

科技行業幾乎占全球碳排放量的 2%，幾乎與航空業一樣多——這一比例可能在未來 12 年左右飙升至 20% 。根據 IBM 的說法，2 納米芯片的另一個好處是可以潛在地減少 75% 的能耗，因為為更小的設備供電需要更少的能量。IBM 預測，如果世界上的每個數據中心都改用 2nm 芯片，同時保持相同的容量，一年可以為超過 4300 萬戶家庭供電。

在半導體短缺的背景下，這項發明對業界來說是個好消息。在大流行之前，随着摩爾定律的持久性受到質疑，投資正在減少，制造業工作崗位正在向海外轉移。為了實現其藍圖，IBM 現在正與美國和國外的制造合作夥伴合作，于 2024 年開始大規模生産半導體。Khare 表示，這為擴展半導體技術提供了清晰的路線圖，同時可能降低碳足迹，至少在未來 10 年内。

在那之後，他們能變小多少？Khare 很樂觀，但表示主要挑戰将是可持續性。“世界上是否有足夠的能量來為所有這些芯片提供燃料？” 他問。“如果我們能控制住權力，我認為我們可以持續很長時間。”

IBM發布全球首個2nm芯片

背後技術全揭秘

在2014年将其IBM Microelectronics部門出售給GlobalFoundries（其本身是AMD的衍生産品）時，IBM就已經宣告退出芯片代工業務。毫無疑問，IBM此舉是希望可以擺脫對代工廠的投資，同時還可以幫助成就一個更強大的第三方代工廠，藍色巨人可以依靠它為其生産Power和z處理器。然而，具有諷刺意味的是，IBM的這筆交易能成功，是因為他們給GlobalFoundries 支付了15億美元。更諷刺的是，後者也有可能幫助IBM的CPU競争對手。

盡管IBM退出了代工業務，但發生了兩個有趣的事情。

首先，該公司通常在紐約的工廠繼續與AMD，三星，GlobalFoundries以及有時與Intel一起對半導體基礎金屬進行研究。我們不确定，但我們認為IBM想從這項工作中獲得一些收益，近年來，他們也在7納米，5納米以及目前的2納米工藝技術上做了一些研究。并推出了測試芯片。也許IBM認為，這項工作是保持其Power和z處理器不斷發展的必要條件，但事實我們目前尚不清楚。

其次，GlobalFoundries于2018年8月終止了其7納米極紫外（EUV）和常規浸沒式光刻技術的進一步研發，因此這讓IBM陷入了困境。為此他們選擇了與三星合作，後者擁有制造DRAM和閃存的大型工廠，他們同時也正尋求擴大為自身和他人CPU做代工的晶圓代工業務。7納米技術的代工合作夥伴的水平，對于今年即将面世的Power10芯片至關重要。

據之前報道，Power10最初計劃使用IBM本身或GlobalFoundries的10納米技術生産，但在此過程中發生了一些變化，他們在7nm翻車了。雖然三星已經對其進行了重建，但是Power路線圖的時間已經延長了——正如英特爾因其10納米和7納米工藝的延遲而迫使其在架構上做更多的工作，但在工藝縮減上做得比以前少得多。

毫無疑問，從現在開始展望未來五年，半導體業務将會很艱難，因為随着摩爾定律的推進，縮小晶體管尺寸将變得越來越困難，并且預期的晶體管成本比例下降趨于平緩，近年來尤其困難。這就是為什麼IBM Research今天在其紐約奧爾巴尼技術中心宣布其突破性的2nm技術的原因。

在藍色巨人看來，這項突破性技術是非常重要，因為其展示了采用2納米CMOS工藝在标準300毫米矽晶圓上蝕刻真實芯片的過程。

無論IBM推出這個的目的是啥，讓我們感到高興的是，IBM正在進行這項研究，并盡其所能幫助保持工藝節點的到來。過去，IBM完成了很多研發工作，其中包括數十年前創建單cell DRAM，當時該公司仍在自己制造存儲芯片；他們還制造光刻膠并進行自己的3D芯片堆疊；IBM于1997年還發明了銅互連線，取代了半導體上傳統的鋁線，從根本上改善了性能并降低了晶體管的功耗；IBM還于2000年發明了矽絕緣子技術，并于2001年發明了低k電介質，所有這些技術都被帶入了2001年推出的Power4處理器，使其能與RISC和CISC的競争對手相比。這些技術讓IBM的這個芯片成為了野獸。

由此可見，IBM深信，芯片制造技術使芯片架構得以飛躍。因此，也許顯而易見的是，為什麼藍色巨人希望加入并發揮自己的作用。它是開明的工作自私，可能會花費與其産生的金錢相同或更多的費用。

從3nm走向2nm

據報道，目前擔任IBM混合雲研究副總裁的Mukesh Khare帶領其完成了2納米技術的突破。（如果Khare真正從事半導體研究，那麼這個頭銜就顯得很愚蠢）。資料顯示，Khare在1999年到2003年間，從事90納米SOI工藝的開發，該工藝将Power4和Power4 推向市場，他随後又負責了65納米和45納米SOI的推進，這些技術被Power5和Power6采用；之後他對對用于Power7的32納米技術進行了研究，然後研究了在Power8上使用的22納米工藝中使用的高k /金屬栅極技術。然後Khare繼續擔任奧爾巴尼納米技術中心的半導體研究總監。

如下圖所示，這是IBM掌握的2納米芯片制造技術的要點。裡面有很多東西，所以讓我們把它拆開一點。

首先，在這個芯片上，IBM用上了一個被稱為納米片堆疊的晶體管，它将NMOS晶體管堆疊在PMOS晶體管的頂部，而不是讓它們并排放置以獲取電壓信号并将位從1翻轉為零或從0翻轉為1。這些晶體管有時也稱為gate all around或GAA晶體管，這是當前在各大晶圓廠被廣泛采用的3D晶體管技術FinFET的接班人。從以往的介紹我們可以看到，FinFET晶體管将晶體管的源極和漏極通道拉入栅極，而納米片将多個源極和漏極通道嵌入單個栅極以提高密度。

IBM表示，其采用2納米工藝制造的測試芯片可以在一塊指甲大小的芯片中容納500億個晶體管。

在IBM的這個實現方案下，納米片有三層，每片的寬度為40納米，高度為5納米。（注意，這裡沒有測量的特征實際上是在2納米處。因為這些術語在很大程度上是描述性的，而不是字面意義的，這令人發指。可以将其視為如果栅極仍為平面則必須具有的栅極尺寸，但卻不是平面的，我想可能是這樣。）如果您在上表的右側看，那是一張納米片的側視圖，顯示出它的側視圖，其間距為44納米，栅極長度為12納米，Khare認為這是其他大多數晶圓代工廠在2納米工藝所使用的尺寸。

2納米芯片的制造還包括首次使用所謂的底部電介質隔離（bottom dielectric isolation），它可以減少電流洩漏，因此有助于減少芯片上的功耗。在上圖中，那是淺灰色的條，位于中部橫截面中的三個堆疊的晶體管闆的下面。

IBM為2納米工藝創建的另一項新技術稱為内部空間幹燥工藝（inner space dry process），從表面上看，這聽起來不舒服，但實際上這個技術使IBM能夠進行精确的門控制。

在實施過程中，IBM還廣泛地使用EUV技術，并包括在芯片過程的前端進行EUV圖案化，而不僅是在中間和後端，後者目前已被廣泛應用于7納米工藝。重要的是，IBM這個芯片上的所有關鍵功能都将使用EUV光刻技術進行蝕刻，IBM也已經弄清楚了如何使用單次曝光EUV來減少用于蝕刻芯片的光學掩模的數量。

這樣的改善帶來的最終結果是，制造2納米芯片所需的步驟要比7納米芯片少得多，這将促進整個晶圓廠的發展，并可能也降低某些成品晶圓的成本。這是我們能看到的。

最後，2納米晶體管的阈值電壓（上表中的Vt）可以根據需要增大和減小，例如，用于手持設備的電壓較低，而用于百億超級計算機的CPU的電壓較高。

IBM并未透露這種2納米技術是否會采用矽鍺通道，但是顯然有可能。

與當前将使用在Power10芯片的7納米制程相比，這種2納米制程有望将速度提高45％或以相同速度運行，将功耗降低75％。

現在，我們知道您在想什麼。首先，Power11芯片會使用這種2納米工藝嗎？其次，這之後到底會發生什麼？1納米工藝似乎幾乎是不可能的，不是嗎？

讓我們再談一遍Power路線圖。Power10為7納米，并且考慮到Power和z服務器業務的保守性和遺留的特性（正在對處理器進行三年更新），已經在設計中的Power11和正在白闆中的Power12在有5納米和3納米節點可以使用時，似乎并沒有必要先沖到2納米。Khare也預計将在2024年底準備生産。Power11應該在2023年左右的某個時候出現，并且應該采用成熟的5納米工藝，這意味着它将相對便宜。（比起采用4納米，3納米或2納米工藝更便宜，這是相對的部分。）

Khare說：“我認為沒有一堵牆是我們無法突破的，我會說還有更多的突破正在醞釀之中，随着技術的成熟，我們将分享越來越多的突破。”這是一個不錯的措辭。“我沒有看到一堵牆，我看到了很多機會和很多可以創新的東西，我們可以不斷創新。”他補充說。

*免責聲明：本文由作者原創。文章内容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第3030内容，歡迎關注。

晶圓｜集成電路｜設備｜汽車芯片｜存儲｜台積電｜AI｜封裝